| 摘要 |
積層体の第１主面（Ｓ１）側に配置されたグランド電極（Ｇ１）と、グランド電極（Ｇ１）より内層側に配置され、グランド電極（Ｇ１）とともに第１キャパシタ（Ｃｐ）を構成する第１キャパシタ電極（Ｅｐ）と、第２キャパシタの第１電極（Ｅｓａ）と、第２キャパシタの第１電極（Ｅｓａ）とともに第２キャパシタ（Ｃｓ）を構成する、第２キャパシタの第２電極（Ｅｓｂ）と、第１端が第１キャパシタ電極（Ｅｐ）に導通し、第２端が第２キャパシタの第１電極（Ｅｓａ）に導通して第１インダクタ（Ｌ１）を構成するビア電極（Ｖ１）と、第１端が第２キャパシタの第２電極（Ｅｓｂ）に導通し、第２端が前記グランド電極に導通して第２インダクタ（Ｌ２）を構成するビア電極（Ｖ２）と、を備える。これにより、通過帯域外に減衰極を設けることができ、シールド機能を内蔵し、且つＱ値の高いインダクタを備えて小型・低背化を可能とする。 |
