发明名称 一种用于流水线模数转换器的输出延时电路
摘要 本发明实施例公开了一种用于流水线模数转换器的输出延时电路,包括时钟产生电路、奇数次延时电路和偶数次延时电路。时钟产生电路产生两相不交叠控制信号控制奇数次延时电路和偶数次延时电路中的相邻基本延时单元电路交替导通,实现对输入数据的延时。本发明的实施例中的用于流水线模数转换器的输出延时电路结构简单,并且能够大大减小芯片占用面积。
申请公布号 CN104270151B 申请公布日期 2017.05.03
申请号 CN201410485216.1 申请日期 2014.09.22
申请人 电子科技大学 发明人 吕坚;阙隆成;刘慧芳;张壤匀;周云
分类号 H03M1/12(2006.01)I;H03K17/28(2006.01)I 主分类号 H03M1/12(2006.01)I
代理机构 成都行之专利代理事务所(普通合伙) 51220 代理人 谭新民
主权项 一种用于流水线模数转换器的输出延时电路,其特征在于,包括:时钟产生电路(10),所述时钟产生电路(10)产生第一控制信号(CK0)、第二控制信号(CK1)、第一控制反相信号(CKB0)和第二控制反相信号(CKB1),其中所述第一控制反相信号(CKB0)与所述第一控制信号(CK0)反相,所述第二控制反相信号(CKB1)与所述第二控制信号(CK1)反相;奇数次延时电路(30),所述奇数次延时电路(30)对输入数据做奇数次延时,所述奇数次延时电路(30)包括偶数个基本延时单元电路,所述偶数个基本延时单元电路顺序连接;偶数次延时电路(20),所述偶数次延时电路(20)对输入数据做偶数次延时,所述偶数次延时电路(20)包括奇数个基本延时单元电路和第一反相器,所述奇数个基本延时单元电路顺序连接,所述第一反相器的输入端连接到所述奇数个基本延时单元电路中的最靠近所述第一反相器的基本延时单元电路的输出端;其中:在所述偶数次延时电路(20)和所述奇数次延时电路(30)中,相邻的两个基本延时单元中的一个基本延时单元的传输门的第一控制端连接到所述第一控制信号(CK0)、第二控制端连接到所述第一控制反相信号(CKB0),而所述相邻的两个基本延时单元中的另一个基本延时单元的传输门的第一控制端连接到所述第二控制信号(CK1)、第二控制端连接到所述第二控制反相信号(CKB1)。
地址 610000 四川省成都市高新区(西区)西源大道2006号