发明名称 高密度MOSFET阵列及其制备方法
摘要 本发明提供一种高密度沟槽栅极的MOSFET阵列及制备方法,包括分为MOSFET阵列区和栅极拾取区的半导体衬底;多个精确隔开的氮化物压盖的有源沟槽栅极堆栈,嵌入在外延区中。每个氮化物压盖的有源沟槽栅极堆栈包括一个多晶硅沟槽栅极的堆栈,多晶硅沟槽栅极带有栅极氧化物壳和氮化硅压盖,覆盖在多晶硅沟槽栅极上方,并水平定位至栅极氧化物壳。氮化物压盖的有源沟槽栅极堆栈与源极、本体、外延区一起在MOSFET阵列区中构成MOSFET器件。在MOSFET阵列区和栅极拾取区上方,一个带图案的电介质区在MOSFET阵列上,一个带图案的金属层在带图案的电介质区上方。带图案的金属层和MOSFET阵列、栅极拾取区一起,通过内部氮化物压盖的有源沟槽栅极堆栈间隔,构成自对准的源极和本体接头。
申请公布号 CN104051461B 申请公布日期 2017.04.12
申请号 CN201410065226.X 申请日期 2014.02.26
申请人 万国半导体股份有限公司 发明人 李亦衡;金钟五;常虹
分类号 H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L21/8234(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L27/088(2006.01)I
代理机构 上海信好专利代理事务所(普通合伙) 31249 代理人 张静洁;包姝晴
主权项 一种高密度沟槽栅极MOSFET阵列,其特征在于,用X‑Y‑Z笛卡尔坐标系表示,X‑Y平面平行于其主半导体芯片平面,包括:一个平行于X‑Y平面的半导体衬底,在X‑Y平面中半导体衬底被分成一个MOSFET阵列区以及一个栅极拾取区;一个外延区覆盖在半导体衬底上方,本体注入区覆盖在外延区上方,源极注入区覆盖在本体区上方;带有氮化物压盖的有源沟槽栅极堆栈的一个阵列,在X‑Y平面中带有预置的氮化物压盖的有源沟槽栅极堆栈间隔,沉积在半导体衬底顶部,并且垂直嵌入在源极区、本体区以及外延区中,其中每个氮化物压盖的有源沟槽栅极堆栈还包括:嵌入在栅极氧化物壳中的多晶硅沟槽栅极;以及一个氮化硅压盖,覆盖在多晶硅沟槽栅极顶部,在X‑Y平面中水平延伸到栅极氧化物壳的边缘上方,从而与源极区、本体区和外延区一起,在MOSFET阵列区中构成相应的MOSFET器件;并且在MOSFET阵列区上方,一个带图案的电介质区在MOSFET阵列上,一个带图案的金属层在带图案的电介质区上方,带图案的金属层穿过氮化物压盖的有源沟槽栅极堆栈间隔,构成自对准的源极和本体接头;其中,所述栅极拾取区包括一个氮化物压盖的沟槽栅极拾取堆栈,沉积在半导体衬底上方,垂直嵌入到外延区中,其中氮化物压盖的沟槽栅极拾取堆栈包括:嵌入在栅极氧化物壳中的多晶硅沟槽栅极,所述的氮化物压盖的沟槽栅极拾取堆栈的多晶硅沟槽栅极沿X‑Y平面,用于连接所述的每个氮化物压盖的有源沟槽栅极堆栈的多晶硅沟槽栅极;以及一对氮化硅压盖,其中心缝隙在X‑Y平面中,水平定位至栅极氧化物壳,这对氮化硅压盖除了其中心缝隙之外,都覆盖到多晶硅沟槽栅极顶部,带图案的金属层穿过中心缝隙,形成到达多晶硅沟槽栅极顶部的自对准栅极接头。
地址 美国加利福尼亚94085,桑尼维尔,奥克米德公园道475