发明名称 |
用于减少通道串扰的耦合通孔 |
摘要 |
本发明提供了一种用于减少通道串扰的耦合通孔。电容耦合垂直过渡段可配置有所需数量的互电容,以至少部分地消除串扰来减少总通道串扰(例如FEXT)。在实施例中,相邻垂直过渡段的电容耦合利用在垂直过渡段内的重叠金属表面来实现。在实施例中,一个或多个重叠金属表面是从垂直过渡段延伸的通孔、通孔焊盘或金属短柱特征。在实施例中,具有重叠垂直过渡段的信号路径用来实现多于一个受害者‑攻击者对的串扰减少和/或实现多于两个攻击者的串扰减少。在实施例中,电容耦合垂直过渡段实现在封装衬底、插入器或印刷电路板中。 |
申请公布号 |
CN104051425B |
申请公布日期 |
2017.04.12 |
申请号 |
CN201410089910.1 |
申请日期 |
2014.03.12 |
申请人 |
英特尔公司 |
发明人 |
张志超;钱治国;T·梅米奥格鲁;K·艾京 |
分类号 |
H01L23/538(2006.01)I;H01L23/552(2006.01)I |
主分类号 |
H01L23/538(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
韩宏;陈松涛 |
主权项 |
一种多个输入/输出(I/O)信号路径,所述信号路径包括:第一垂直过渡段,其穿过衬底的厚度并与所述输入/输出信号路径中的第一个相关,其中所述第一垂直过渡段包括在第一互连级处的第一金属表面,所述第一金属表面占据所述衬底中的与所述第一垂直过渡段相邻的第一区域;以及第二垂直过渡段,其穿过所述衬底的厚度并与所述输入/输出信号路径中的第二个相关,其中所述第二垂直过渡段包括在与所述第一互连级相邻的第二互连级处占据所述衬底的第二区域的第二金属表面,且其中所述第一区域和第二区域至少部分地重叠以占据所述衬底的相同的第一重叠区域。 |
地址 |
美国加利福尼亚 |