一种基于FPGA的硬件等效同步采样装置

摘要

本发明公开了一种基于FPGA的硬件等效同步采样装置，首先采用高速定频过采样模块对模拟信号进行过采样，由实时测频模块得到模拟信号的频率f_i，抽取率动态调整模块根据模拟信号频率f_i和采样点数N计算采样频率f_d，再计算过采样频率f_s除以采样频率f_d的商I和余数D，将D/f_d作为误差计入累积误差，当累积误差小于1，则抽取率M_i＝I，否则抽取率M_i＝I+1，动态抽取时钟模块根据过采样频率f_s的时钟信号和动态抽取率M_i，生成动态抽取频率为f_{d_i}＝f_s/M_i的抽取时钟信号，数据抽取模块按照抽取时钟信号对过采样数据进行数据抽取，得到最终采样数据。本发明一种等效同步采样装置，可以减少采样间隔累积误差，与传统的大部分硬件采样方法相比，具有更高的采样精度，适用于高精度的高速数据采样。

主权项

一种基于FPGA的硬件等效同步采样装置，其特征在于包括高速定频过采样模块、实时测频模块、抽取率动态调整模块、动态抽取时钟模块、数据抽取模块，其中：高速定频过采样模块接收模拟信号按照过采样频率f_s进行高速定频过采样，将过采样频率为f_s的时钟信号输出至抽取率动态调整模块、动态抽取时钟模块和数据抽取模块作为同步参考时钟，将过采样频率f_s的值输出至抽取率动态调整模块，将采样数据实时输出至数据抽取模块；实时测频模块接收模拟信号进行频率检测，将得到的模拟信号频率f_i的值发送给抽取率动态调整模块；抽取率动态调整模块由FPGA实现，包括乘法器、定点除法器和抽取率调整模块，乘法器根据预设的采样点数N和模拟信号实时频率f_i计算平均采样频率f_d＝N×f_i并发送给定点除法器，定点除法器根据过采样频率f_s和平均采样频率f_d，计算平均抽取率M＝f_s/f_d，记定点除法器得到的商为I、余数为D，发送给抽取率调整模块；抽取率调整模块接收过采样频率f_s、商I和余数D，抽取率调整模块中设置有累加器，其初值为0，累加步长为D，每隔时间M_i/f_s进行一次累加，当累加器的值Q小于f_d时，抽取率调整模块设置动态抽取率M_i＝I，当累加器的值大于等于f_d时，设置动态抽取率M_i＝I+1，令累加器的值Q＝Q‑f_d，抽取率调整模块将动态抽取率M_i输出至动态抽取时钟模块；动态抽取时钟模块由FPGA实现，接收过采样频率f_s的时钟信号和动态抽取率M_i，生成动态抽取频率为f_{d_i}＝f_s/M_i的抽取时钟信号，输出至数据抽取模块；数据抽取模块接收过采样数据，按照抽取时钟信号进行数据抽取，得到最终采样数据。