发明名称 |
半导体装置及半导体装置的制造方法 |
摘要 |
提供抑制半导体装置的特性劣化并具有良好特性的半导体装置。半导体装置的源电极(8)具有由第一Ti膜(21)、第二TiN膜(22)、第二Ti膜(23)、Al‑Si膜(24)依次层叠而成的结构,或者半导体装置的源电极(8)具有由第一TiN膜(20)、第一Ti膜(21)、第二TiN膜(22)、第二Ti膜(23)、Al‑Si膜(24)依次层叠而成的结构。另外,半导体装置的第二保护膜(17)是聚酰胺膜。 |
申请公布号 |
CN106549045A |
申请公布日期 |
2017.03.29 |
申请号 |
CN201610718061.0 |
申请日期 |
2016.08.24 |
申请人 |
富士电机株式会社 |
发明人 |
星保幸;原田祐一;椎木崇 |
分类号 |
H01L29/739(2006.01)I;H01L21/331(2006.01)I |
主分类号 |
H01L29/739(2006.01)I |
代理机构 |
北京铭硕知识产权代理有限公司 11286 |
代理人 |
杨敏;金玉兰 |
主权项 |
一种半导体装置,其特征在于,具备:第一导电型宽禁带半导体基板,包括带隙比硅宽的半导体;第一导电型宽禁带半导体堆积层,堆积在所述第一导电型宽禁带半导体基板的正面,并且杂质浓度比所述第一导电型宽禁带半导体基板低;第二导电型半导体区,选择性地设置在所述第一导电型宽禁带半导体堆积层的相对于所述第一导电型宽禁带半导体基板侧相反一侧的表面层;第二导电型宽禁带半导体层,设置在所述第一导电型宽禁带半导体堆积层和所述第二导电型半导体区的表面,并且包括带隙比硅宽的半导体;第一个第一导电型区,选择性地设置在所述第二导电型宽禁带半导体层内的所述第一导电型宽禁带半导体堆积层上;第二个第一导电型区,选择性地设置在所述第二导电型宽禁带半导体层内;第二导电型接触区,选择性地设置在所述第二导电型宽禁带半导体层内;栅电极,隔着栅绝缘膜而设置在所述第二个第一导电型区和所述第一个第一导电型区之上;源电极,与所述第二导电型接触区和所述第二个第一导电型区接触;层间绝缘膜,覆盖所述栅电极;漏电极,设置在所述第一导电型宽禁带半导体基板的背面;镀膜,选择性地设置在所述源电极上;以及针状电极,通过焊锡而连接到所述镀膜并且引出外部信号;所述源电极具有至少由Ti膜、TiN膜、Ti膜、含有铝的金属膜依次层叠而成的结构。 |
地址 |
日本神奈川县川崎市 |