| 摘要 |
【課題】長期間書き込みをしないメモリの誤動作に対する信頼性を向上させたメモリアクセス部を備える制御装置を提供することを目的とする【解決手段】制御プログラムを実行するCPU１０１と、当該制御プログラムを記憶するメモリ２０１と、CPUとメモリとの間に設けられ、メモリに対するアクセス要求を調停するメモリアクセス部１０と、を備える制御装置５００において、メモリはSRAMで構成され、メモリアクセス部１０は、アクセス要求元インタフェース部１１と、予め設定された周期で能動的にメモリをリフレッシュするアクセス要求信号を生成するメモリ能動アクセス部３１と、複数の前記アクセス要求信号を先着優先で調停し、メモリにアクセス要求信号を送るメモリインタフェース部２１と、を備えるメモリアクセス部を備える制御装置。【選択図】 図１ |
