具扫描测试的集成电路及其测试方法

摘要

本发明是一种具扫描测试的集成电路及其测试方法，本发明提供包含一扫描致能讯号与一扫描输入讯号的一复合输入讯号，并藉由一处理电路将复合输入讯号分时输出扫描致能讯号与扫描输入讯号。如此，可减少集成电路的接脚数量，进而达到减少制造成本与电路面积的目的。

主权项

一种具扫描测试的集成电路，其特征在于，其包含：一接脚，接收一复合输入讯号，该复合输入讯号包含一扫描输入讯号与一扫描致能讯号；一处理电路，耦接该接脚，于进行一扫描测试而测试一待测电路时，该处理电路接收一第一时脉讯号与该复合输入讯号，并转换该第一时脉讯号为一第二时脉讯号，且将该复合输入讯号分时而输出该扫描输入讯号与该扫描致能讯号；以及一扫描链，接收该第二时脉讯号、该扫描输入讯号与该扫描致能讯号，并依据该第二时脉讯号与该扫描致能讯号写入该扫描输入讯号或一数据输入讯号，而进行该扫描测试。