| 摘要 |
【課題】メモリホールのオープン不良を抑制した半導体記憶装置及びその製造方法を提供する。【解決手段】実施形態に係る半導体記憶装置は、基板と、積層体と、柱状部と、メモリ膜と、を含む。前記積層体は、前記基板の主面上に設けられている。前記積層体は、複数の導電層を含む。前記複数の導電層は、前記主面と交差する第１方向に互いに離隔して並ぶ。前記柱状部は、第１部分及び第２部分を含む。前記第１部分は、前記積層体内を前記第１方向に延びる。前記第２部分は、前記基板内に設けられている。前記メモリ膜は、前記積層体と前記柱状部との間に設けられている。前記第１部分は、前記第１方向と交差する第２方向において、前記複数の導電層のうちの１つと重なる領域を有する。前記領域の前記第２方向における第１長さは、前記第２部分の前記第２方向における第２長さよりも短い。【選択図】図１ |
