发明名称 半导体装置的制造方法
摘要 实施方式的半导体装置的制造方法是在包含第1面与第2面的衬底的第1面上所设置的氮化物半导体层,以衬底露出的方式通过蚀刻而局部形成第1沟槽,在第1沟槽内露出的衬底,以保留衬底的一部分的方式形成第2沟槽,对衬底以第2沟槽不从第2面侧露出的方式进行去除,从而使衬底变薄,在衬底的第2面侧形成金属膜,将形成有第2沟槽的部位的金属膜去除,在形成有第2沟槽的部位的衬底,以第2沟槽从第2面侧露出的方式形成第3沟槽。
申请公布号 CN106505034A 申请公布日期 2017.03.15
申请号 CN201610031799.X 申请日期 2016.01.18
申请人 株式会社东芝 发明人 增子真吾
分类号 H01L21/78(2006.01)I 主分类号 H01L21/78(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 张世俊
主权项 一种半导体装置的制造方法,其特征在于在包含第1面与第2面的衬底的所述第1面上所设置的氮化物半导体层,以所述衬底露出的方式通过蚀刻而局部形成第1沟槽,在所述第1沟槽内露出的所述衬底,以保留所述衬底的一部分的方式形成第2沟槽,对所述衬底以所述第2沟槽不从所述第2面侧露出的方式进行去除,从而使所述衬底变薄,在所述衬底的第2面侧形成金属膜,将形成有所述第2沟槽的部位的所述金属膜去除,在形成有所述第2沟槽的部位的所述衬底,以所述第2沟槽从所述第2面侧露出的方式形成第3沟槽。
地址 日本东京