发明名称 一种高速缓冲存储器的故障检测方法及装置
摘要 一种高速缓冲存储器的故障检测方法和装置,用以实现对高速缓冲存储器中的写逻辑电路与读逻辑电路之间干扰故障的检测。方法包括:将第一数据写入目的内存的至少一个存储单元;以及,读取源内存中的至少一个存储单元的第二数据,并按照目的内存的至少一个存储单元与目的内存的至少一个存储单元之间的一一对应关系,将第二数据写入到目的内存的至少一个存储单元;当目的内存中写入第二数据的至少一个存储单元中存在一个存储单元,该一个存储单元存储的数据与按照一一对应关系该一个存储单元对应的源内存中的一个存储单元存储的数据不一致时,确定高速缓冲存储器中写逻辑电路与读逻辑电路之间存在干扰故障。
申请公布号 CN106502810A 申请公布日期 2017.03.15
申请号 CN201610816291.0 申请日期 2016.09.09
申请人 华为技术有限公司 发明人 孙建;张鸣;张彦龙
分类号 G06F11/07(2006.01)I 主分类号 G06F11/07(2006.01)I
代理机构 北京同达信恒知识产权代理有限公司 11291 代理人 冯艳莲
主权项 一种高速缓冲存储器的故障检测方法,其特征在于,包括:将第一数据写入目的内存的至少一个存储单元;以及,读取源内存中的至少一个存储单元的第二数据,并按照所述目的内存的至少一个存储单元与所述源内存的至少一个存储单元之间的一一对应关系,将所述第二数据写入到所述目的内存的至少一个存储单元;其中,所述源内存中的初始化数据包括所述第二数据;按照所述一一对应关系,所述目的内存的一个存储单元映射在所述高速缓冲存储器中的存储单元与对应的所述源内存的一个存储单元映射在所述高速缓冲存储器中的存储单元不同;将第一数据写入目的内存的至少一个存储单元的过程与读取源内存中的至少一个存储单元的第二数据的过程存在时间重叠;当所述目的内存中写入所述第二数据的至少一个存储单元中存在一个存储单元,所述一个存储单元存储的数据与按照所述一一对应关系所述一个存储单元对应的所述源内存中的一个存储单元存储的数据不一致时,确定所述高速缓冲存储器中写逻辑电路与读逻辑电路之间存在干扰故障。
地址 518129 广东省深圳市龙岗区坂田华为总部办公楼