用于集成电路制作的钛纳米叠层的沉积

摘要

本发明涉及用于集成电路制作的钛纳米叠层的沉积。本发明提供用于沉积钛纳米叠层薄膜的方法，钛纳米叠层薄膜能够用于例如集成电路制作中，诸如用于在间距倍增过程中形成间隔物。在一些实施例中，包括氧化钛层和氮化钛层的钛纳米叠层膜沉积在三维特征(诸如现有的掩模特征)上。可对共形的钛纳米叠层膜进行定向蚀刻，使得仅在现有三维特征的侧壁上沉积或形成的钛纳米叠层得以保留。然后，经由蚀刻过程将三维特征去除，留下间距加倍的钛纳米叠层膜。

主权项

一种用于在集成电路制作中沉积钛纳米叠层薄膜的方法，所述方法包括：通过第一沉积过程的至少一个循环沉积包括氮、氧和/或碳的第一钛材料层；通过第二沉积过程的至少一个循环沉积第二氧化钛层；以及至少重复所述沉积第一钛材料层步骤，直到已形成具有期望厚度的钛纳米叠层薄膜，其中所述第一钛材料包括氮氧化钛、碳氧化钛、氮化钛和碳化钛中的至少一种。