发明名称 |
信号処理装置 |
摘要 |
第1のクロック生成回路21は、マンチェスタ符号化された周期Tの受信信号の各データの遷移点からαT(0.5<α<1.0)遅れたタイミングで立ち上がる第1のクロックを生成する。第2のクロック生成回路22は、αTとは異なるβT(0.5<β<1.0)遅れたタイミングで立ち上がる第2のクロックを生成する。データ検出回路31は、第1のクロックおよび第2のクロックに基づいて、受信信号の第1および第2の検出結果を出力し、判定回路41で第1および第2の検出結果に基づき受信信号の判定を行う。 |
申请公布号 |
JPWO2014181573(A1) |
申请公布日期 |
2017.02.23 |
申请号 |
JP20150515802 |
申请日期 |
2014.03.05 |
申请人 |
三菱電機株式会社 |
发明人 |
橘川 雄亮;平井 暁人;平峰 正信;中溝 英之;川上 憲司 |
分类号 |
H04L7/033;H04L7/00;H04L25/49 |
主分类号 |
H04L7/033 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|