| 摘要 |
複数のメモリセル（ＭＣ）が行列状に配置されたメモリセルアレイ（ＭＣＡ）を備えた半導体記憶装置（１）は、読み出しワード線（ＲＷＬ）と、読み出しビット線（ＲＢＬ）と、読み出しソース線（ＲＳＬ）とを備え、複数のメモリセルはそれぞれ、クロスカップル接続された第１および第２のインバータ（ＩＮＶ１，ＩＮＶ２）と、読み出しビット線と読み出しソース線との間に接続され、かつゲートが第１のインバータの出力に接続された第１のトランジスタ（ＴＲ１）と、第１のトランジスタと直列に接続され、かつゲートが読み出しワード線に接続された第２のトランジスタ（ＴＲ２）とを有する。 |
