发明名称 |
SRAM存储单元、形成存储单元的电路及形成方法 |
摘要 |
一种SRAM存储单元、形成SRAM存储单元的电路及形成方法,SRAM存储单元包括:第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第一传输晶体管以及第二传输晶体管;第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管形成双稳态电路;其中,第一传输晶体管、第二传输晶体管靠近源极的栅介质层具有缺陷,所述缺陷通过热载流子注入形成。在读操作时,第一传输晶体管和第二传输晶体管的饱和源漏电流值变小,提高了SRAM存储单元的读取裕度,且不会影响SRAM存储单元的写入裕度。 |
申请公布号 |
CN103514943B |
申请公布日期 |
2017.02.22 |
申请号 |
CN201210214726.6 |
申请日期 |
2012.06.26 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
甘正浩;冯军宏 |
分类号 |
G11C11/413(2006.01)I;H01L27/11(2006.01)I |
主分类号 |
G11C11/413(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种SRAM存储单元,其特征在于,包括:第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第一传输晶体管以及第二传输晶体管;第一PMOS晶体管的栅极、第一NMOS晶体管的栅极、第二PMOS晶体管的漏极、第二NMOS晶体管的漏极、第二传输晶体管的源极电连接,形成第二存储节点;第二PMOS晶体管的栅极、第二NMOS晶体管的栅极、第一PMOS晶体管的漏极、第一NMOS晶体管的漏极、第一传输晶体管的源极电连接,形成第一存储节点;第一传输晶体管和第二传输晶体管的栅极与字线电连接;第一传输晶体管的漏极与第一位线电连接,第二传输晶体管的漏极与第二位线电连接;第一PMOS晶体管的源极和第二PMOS晶体管的源极与第一电压端电连接;第一NMOS晶体管的源极和第二NMOS晶体管的源极与第二电压端电连接;其中,所述第一传输晶体管和第二传输晶体管靠近源极的栅介质层具有缺陷,所述缺陷通过热载流子注入形成。 |
地址 |
201203 上海市浦东新区张江路18号 |