发明名称 薄膜晶体管阵列基板及其制作方法
摘要 本发明提供一种薄膜晶体管阵列基板及其制作方法。本发明的薄膜晶体管阵列基板的制作方法,通过沉积较厚的非晶硅层,使得晶化处理之后得到的多晶硅层的结晶质量较好,之后采用灰阶光罩光刻技术对有源层的沟道区进行减薄蚀刻,使得有源层的沟道区的厚度减薄,从而使沟道区具有较少的缺陷态数目,提升TFT器件的输出特性,源/漏极接触区维持原有较厚的厚度,从而保持较好的导电能力,保证源/漏极接触区与源/漏极之间具有较好的接触。本发明的薄膜晶体管阵列基板,通过将有源层的沟道区设置为较薄的厚度,将源/漏极接触区设置为较厚的厚度,从而使沟道区具有较少的缺陷态数目,提升TFT器件的输出特性。
申请公布号 CN106449655A 申请公布日期 2017.02.22
申请号 CN201610908930.6 申请日期 2016.10.18
申请人 武汉华星光电技术有限公司 发明人 王涛
分类号 H01L27/12(2006.01)I;H01L21/77(2017.01)I 主分类号 H01L27/12(2006.01)I
代理机构 深圳市德力知识产权代理事务所 44265 代理人 林才桂
主权项 一种薄膜晶体管阵列基板的制作方法,其特征在于,包括如下步骤:步骤1、提供一衬底基板(10),在所述衬底基板(10)上沉积缓冲层(12),在所述缓冲层(12)上沉积非晶硅层(13),对所述非晶硅层(13)进行晶化处理,使其转化为多晶硅层(14);步骤2、在所述多晶硅层(14)上形成光阻层(15),采用一灰阶光罩(16)对所述光阻层(15)进行曝光显影,得到一光阻图形(20),所述光阻图形(20)包括位于两端的两第一光阻段(21)及位于两第一光阻段(21)之间的第二光阻段(22),所述第一光阻段(21)的厚度大于所述第二光阻段(22)的厚度;步骤3、以所述光阻图形(20)为刻蚀阻挡层,对所述多晶硅层(14)进行蚀刻处理,去除所述多晶硅层(14)上未被所述光阻图形(20)覆盖的区域,得到有源层(30);步骤4、对所述光阻图形(20)进行蚀刻处理,去除位于中间的第二光阻段(22),并薄化位于两端的第一光阻段(21);步骤5、以两端薄化的第一光阻段(21)为刻蚀阻挡层,对所述有源层(30)进行蚀刻处理,使所述有源层(30)上位于两第一光阻段(21)之间的区域的厚度薄化,形成沟道区(31),所述有源层(30)上对应于两第一光阻段(21)下方的区域分别形成源极接触区(32)与漏极接触区(33);剥离剩余的第一光阻段(21);步骤6、对所述有源层(30)的沟道区(31)进行P型或N型离子轻掺杂,对所述有源层(30)的源极接触区(32)与漏极接触区(33)进行N型或P型离子重掺杂;步骤7、在所述有源层(30)及缓冲层(12)上形成栅极绝缘层(40),在所述栅极绝缘层(40)上形成对应所述有源层(30)上方的栅极(41);在所述栅极(41)及栅极绝缘层(40)上形成层间介电层(50),在所述层间介电层(50)与栅极绝缘层(40)上形成分别对应于所述源极接触区(32)与漏极接触区(33)上方的第一通孔(51)与第二通孔(52);在所述层间介电层(50)上形成源极(61)与漏极(62),所述源极(61)和漏极(62)分别通过所述第一通孔(51)和第二通孔(52)与所述源极接触区(32)和漏极接触区(33)相接触。
地址 430070 湖北省武汉市东湖开发区高新大道666号生物城C5栋