发明名称 通过共同优化逻辑核块和存储器冗余来实现面积减小的技术
摘要 公开了用于通过确定备用核布局来实现嵌入式存储器阵列的尺寸减小的技术。在实施例中,包括全局过程参数的输入参数与设计特性组合以计算对应于管芯的潜在冗余构造的产量值。可以对所产生的产量进行比较以确定哪个冗余构造适合于维持特定的产量。被配置有一个或多个备用核(在其中没有冗余存储器)的管芯导致等于或超过具有常规存储器冗余的管芯的产量的产量。在一些示例性情况下,从核中消除存储器冗余。另一实施例提供了具有包括冗余核的阵列的半导体结构,每个核包括存储器阵列和逻辑结构的组成,其中每个冗余核的存储器阵列中的至少一个存储器阵列在没有行冗余和列冗余的至少其中之一的情况下被实现。
申请公布号 CN106463180A 申请公布日期 2017.02.22
申请号 CN201480079672.4 申请日期 2014.07.08
申请人 英特尔公司 发明人 S·E·布-加扎利;A·高希;N·戈埃尔
分类号 G11C29/00(2006.01)I;G11C5/02(2006.01)I 主分类号 G11C29/00(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 陈松涛;王英
主权项 一种系统,包括:存储器;处理器,其耦合到所述存储器并且被配置为:接收全局过程参数,所述全局过程参数包括至少一个子部件和对应的缺陷密度;接收设计特性,所述设计特性包括基于冗余构造和所述至少一个子部件的管芯组成;并且基于所述全局过程参数和所述设计特性来计算一个或多个产量值;其中,所述一个或多个产量值基于包括一个或多个备用核并且在所述管芯的冗余核区中无冗余存储器的所述管芯组成。
地址 美国加利福尼亚