| 摘要 |
미스 매치(mis-match) 특성의 개선을 통해 신뢰성이 개선된 반도체 장치를 제공하는 것이다. 제1 영역 및 제2 영역을 포함하는 기판, 상기 제1 영역에 형성되는 N형의 제1 트랜지스터, 및 상기 제2 영역에 형성되는 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터는 상기 기판 상의 제1 실리콘 게르마늄층과, 상기 제1 실리콘 게르마늄층 상의 제1 게이트 전극을 포함하고, 상기 제2 트랜지스터는 상기 기판 상의 제2 게이트 전극을 포함하고, 상기 기판과 상기 제2 게이트 전극 사이에 실리콘 게르마늄층을 비포함한다. |
