| 摘要 |
반도체 장치의 적층 구조 및 그 형성 방법이 제공된다. 상기 반도체 장치의 적층 구조는 각각의 희생층이 제1 격자 상수(lattice parameter)를 가지는 복수의 희생층, 상기 제1 격자 상수와 다른 제2 격자 상수를 가지는 적어도 하나의 채널층으로서, 각각의 채널층은 2개의 상기 희생층 사이에 형성되고, 상기 2개의 상기 희생층과 접하는 적어도 하나의 채널층 및 상기 복수의 희생층 및 상기 적어도 하나의 채널층이 위에 형성되는 하부층을 포함하되, 상기 희생층은 상기 하부층과 접하고, 상기 하부층은 제3 격자 상수를 가지고, 상기 제3 격자 상수는, 만일 상기 복수의 희생층 및 상기 적어도 하나의 채널층이 코히어런트하게(coherently) 릴렉스(relax) 되는 것이 허용되는 경우에 상기 복수의 희생층 및 상기 적어도 하나의 채널층이 가지게 되는 격자 상수와, 실질적으로 일치한다. |
