发明名称 PROGRAMMABLE POWER FOR A MEMORY INTERFACE
摘要 지연 제어를 위한 시스템들 및 방법들이 본원에 설명된다. 일 실시예에서, 지연 시스템은 전압 바이어스를 제 2 지연 회로로 제공하고 전압 바이어스를 업데이트 레이트로 업데이트하도록 구성되는 제 1 지연 회로를 포함하며, 전압 바이어스는 제 2 지연 회로의 지연을 제어한다. 지연 시스템은 또한 제 1 지연 회로의 업데이트 레이트를 조정하도록 구성되는 업데이트 제어기를 포함한다. 예컨대, 업데이트 제어기는 지연 시스템을 포함하는 메모리 인터페이스의 타이밍 요건들에 기초하여 업데이트 레이트를 조정할 수 있다. 업데이트 레이트는, 전력을 감소시키기 위해 타이밍 요건들이 더욱 완화될 경우 감소될 수 있고, 타이밍 요건들이 더 촘촘한 경우에는 증가될 수 있다.
申请公布号 KR20170015909(A) 申请公布日期 2017.02.10
申请号 KR20167033909 申请日期 2015.05.11
申请人 퀄컴 인코포레이티드 发明人 디펜더퍼, 잔 크리스챤;청, 유에천 클레어
分类号 G11C11/4076;G11C7/10;H03L7/08;H03L7/081 主分类号 G11C11/4076
代理机构 代理人
主权项
地址