| 摘要 |
【課題】 電源電圧低下時の出力電圧の電源電圧からの降下量を小さくすることのできる電圧レギュレータを提供する。【解決手段】 出力段１は、負荷電流ソース側をソース接地のＰＭＯＳトランジスタＰ１１とし、負荷電流シンク側をＰＭＯＳトランジスタＰ１２のソースフォロワとする。差動対２は、出力段１の出力電圧Ｖｏｕｔを抵抗Ｒ１０１、Ｒ１０２で分圧した分圧電圧Ｖｆｂを基準電圧Ｖｒｅｆと比較し、出力電圧Ｖｏｕｔが定電圧となるようＰＭＯＳトランジスタＰ１１およびＰＭＯＳトランジスタＰ１２の導通を制御する。アイドリング電流設定部３は、出力段１をＡＢ級動作させるためにＰＭＯＳトランジスタＰ１１およびＰＭＯＳトランジスタＰ１２に流すアイドリング電流の大きさを設定する。【選択図】 図１ |
