| 摘要 |
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 기판 상에 차례로 적층된 금속배선 및 제 1 절연 패턴을 포함하는 배선 구조체를 형성하는 것, 상기 배선 구조체의 양 측벽들을 덮는 베리어 패턴들을 형성하는 것, 상기 배선 구조체와 이격되면서 상기 베리어 패턴들 옆에 제 2 절연 패턴들을 형성하는 것, 상기 제 1 절연 패턴의 일부분을 식각하여, 상기 제 1 절연 패턴 내에, 상기 금속배선의 상부면 및 상기 베리어 패턴들의 측벽을 노출시키는 비아홀을 형성하는 것, 및 상기 비아홀 내에 비아를 형성하는 것을 포함할 수 있다. |
