ダイナミックランダムアクセスメモリ（ＤＲＡＭ）インターフェースのためのシリアルデータ伝送

摘要

ダイナミックランダムアクセスメモリ(DRAM)インターフェースのためのシリアルデータ伝送が開示される。スキューの懸念を生じさせるパラレルデータ伝送の代わりに、本開示の例示的な態様は、ワードのビットをバスの単一のレーンを介してシリアルに伝送する。バスは高速バスであるので、ビットが次々に(すなわち、シリアルに)到来する場合であっても、ワードの最初のビットの到着と最後のビットの到着との間の時間は依然として相対的に短い。同様に、ビットはシリアルに到着するので、ビット間のスキューは無意味になる。ビットは、所与の長さの時間内に統合され、メモリアレイにロードされる。