发明名称 内存系统以及非易失性内存的控制方法
摘要 本发明的实施方式提供对各种各样的数据的存储有用的内存系统以及非易失性内存的控制方法。根据实施方式,内存系统具备非易失性内存和控制器。所述控制器对用于分别保存具有不同更新频度的多种数据的多个命名空间进行管理。所述控制器使用用于抑制内存单元的消耗的第1编码处理对写入数据进行编码而生成第1编码数据,通过对所述第1编码数据附加纠错码而生成应被写入所述非易失性内存的第2编码数据。所述控制器基于应被写入所述写入数据的命名空间,变更所述第1编码数据与所述纠错码的比率。
申请公布号 CN106371761A 申请公布日期 2017.02.01
申请号 CN201510890434.8 申请日期 2015.12.07
申请人 株式会社东芝 发明人 菅野伸一
分类号 G06F3/06(2006.01)I 主分类号 G06F3/06(2006.01)I
代理机构 北京市中咨律师事务所 11247 代理人 薛晓奇;段承恩
主权项 一种内存系统,其中,具备:非易失性内存;和控制器,是对用于分别保存具有不同更新频度的多种数据的多个命名空间进行管理的控制器,构成为,使用用于抑制内存单元的消耗的第1编码处理对写入数据进行编码而生成第1编码数据,通过对所述第1编码数据附加纠错码而生成应被写入所述非易失性内存的第2编码数据,所述控制器构成为,基于应被写入所述写入数据的命名空间而变更所述第1编码数据与所述纠错码的比率。
地址 日本东京都