| 摘要 |
Halbleitervorrichtung, bei der eine hochspannungsfeste Halbleitervorrichtung und Logikschaltungen auf einem einzigen Chip integriert sind, mit: einer hochspannungsfesten Halbleitervorrichtung (101), die eine Oxidschicht (2) und eine Epitaxieschicht (3) auf einem Stützsubstrat (1) aufweist, einer hochpotentialseitigen Logikschaltung (301), die mit einer zum Anlegen eines hohen Potentials bestimmten Elektrode (703) der hochspannungsfesten Halbleitervorrichtung verbunden ist, einer niedrigpotentialseitigen Logikschaltung (201), die Steuersignale zum Steuern des Treibens der hochspannungsfesten Halbleitervorrichtung ausgibt, und einem Mehrgrabentrennbereich (405), der eine Hochpotentialinsel (402) abtrennt, die die hochpotentialseitige Logikschaltung enthält, der aus mehrfach überlagerten Grabentrennbereichen (403) gebildet ist, die über kapazitive Kopplung vorgespannt sind, und der einen Pegelschiebebereich (404) aufweist, der die hochpotentialseitigen Logikschaltung mit der zum Anlegen eines hohen Potentials bestimmten Elektrode der hochspannungsfesten Halbleitervorrichtung verbindet, wobei ein Teil der mehrfach überlagerten Grabentrennbereiche so angeordnet ist, dass er sich mit einem Teil der hochspannungsfesten Halbleitervorrichtung (101) überlappt, und der Pegelschiebebereich (404) über die kapazitive Kopplung so vorgespannt ist, dass er in den mehrfach überlagerten Grabentrennbereichen (403) ein hohes Potential aufweist und in einem Bereich angeordnet ist, der sich mit dem Teil der hochspannungsfesten Halbleitervorrichtung (101) überlappt, so dass er die hochpotentialseitige Logikschaltung mit der zum Anlegen eines hohen Potentials bestimmten Elektrode der hochspannungsfesten Halbleitervorrichtung verbindet. |
