发明名称 連続時間線形等化器の周波数利得特性測定方法および半導体装置
摘要 【課題】出荷時のテストで搭載するCTLEの周波数−利得特性が測定可能な半導体装置の実現。【解決手段】受信回路16と、制御回路17と、を有し、受信回路は、入力信号を増幅する可変利得増幅器52と、線形等化処理を行う連続時間線形等化器53と、連続時間線形等化器の入力と出力の一方を選択するエラー用選択回路54と、エラー情報抽出回路55,56,72と、を有し、制御回路は、テスト用パターンデータが入力された状態で、選択回路を切り替えながら、エラー情報に基づいて連続時間線形等化器の入力と出力の振幅を、可変利得増幅器の利得を調整して飽和しない状態で測定し、入力と出力の振幅比から連続時間線形等化器の利得を測定し、連続時間線形等化器の利得の測定を、連続時間線形等化器の制御コードおよびテスト用パターンデータを変化させて行い、連続時間線形等化器の周波数利得特性を測定する処理を実行する連続時間線形等化器測定部71-78を、有する半導体装置。【選択図】図2
申请公布号 JP2017022446(A) 申请公布日期 2017.01.26
申请号 JP20150136133 申请日期 2015.07.07
申请人 富士通株式会社 发明人 尾形 祐紀
分类号 H04B3/06;H04L25/02;H04L25/03 主分类号 H04B3/06
代理机构 代理人
主权项
地址