发明名称 |
一种嵌入层异质结隧穿场效应晶体管及其制备方法 |
摘要 |
本发明公开一种嵌入层异质结隧穿场效应晶体管及其制备方法,属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该嵌入层异质结隧穿场效应晶体管的垂直沟道区的两侧分别设有控制栅,该控制栅为L型结构,两个控制栅与垂直沟道区之间分别设有栅介质层,在垂直沟道区的上方设有隧穿源区,隧穿源区与沟道区之间设有一嵌入层,嵌入层的厚度小于隧穿结处空间电荷区宽度,在隧穿源区与嵌入层的交界面处形成错层型异质结,在嵌入层与沟道区的交界面处形成交错型异质结。与现有的TFET相比,本发明不仅显著增大了器件开态电流,同时保持了较低的关态电流。 |
申请公布号 |
CN104269439B |
申请公布日期 |
2017.01.25 |
申请号 |
CN201410485848.8 |
申请日期 |
2014.09.22 |
申请人 |
北京大学 |
发明人 |
黄如;吴春蕾;黄芊芊;王佳鑫;朱昊;王阳元 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京万象新悦知识产权代理事务所(普通合伙) 11360 |
代理人 |
贾晓玲 |
主权项 |
一种嵌入层异质结隧穿场效应晶体管,包括半导体衬底、隧穿源区、嵌入层、垂直沟道区、漏区、栅介质层及控制栅,其特征在于,在垂直沟道区的两侧分别设有控制栅,该控制栅为L型结构,两个控制栅与垂直沟道区之间分别设有栅介质层,在垂直沟道区的上方设有隧穿源区,隧穿源区与沟道区之间设有一嵌入层,嵌入层的厚度小于隧穿结处空间电荷区宽度,在隧穿源区与嵌入层的交界面处形成错层型异质结,在嵌入层与沟道区的交界面处形成交错型异质结。 |
地址 |
100871 北京市海淀区颐和园路5号 |