| 摘要 |
a presente invenção tem por objetivo um conversor análogo/digital (adc) quaternário com quatro níveis lógicos (0, i, 2, 3) com arquitetura paralela para uso geral. o adc é compatível com o conjunto universal de portas lógicas quaternárias: eandi, eand2, eand3, sucessor e máximo (modelo de topografia de hardware número do registro: 20110097112). a lógica quaternária diminui o tamanho do chip diminuindo as interconexões e a quantidade de pinos externos ao chip, aumenta o desempenho dos sistemas de processamento digital comparado com a mesma resolução dos binários. a parte fundamental é utilizar as vantagens dos sistemas quaternários digitais e adequar para o processamento de sinais analógicos. esta é a razão da necessidade do conversor. o fato de ser compatível com essa álgebra específica permite ter ferramentas de minimização automáticas ("software") e uma metodologia consistente que é uma extensão do processamento binário. isto permite projetar circuitos digitais quaternários complexos como uma cpu (unidade central de processamento: microprocessador que são os sistemas mais utilizados na atualidade para este tipo de processamento). esta arquitetura têm três subsistemas: 1) comparação do sinal analógico de entrada produzindo o código termómetro; 2) conversão do código termômetro em código circular; 3) conversão do código circular em código quaternário. |
