发明名称 COMPACT SEMICONDUCTOR PACKAGE AND RELATED METHODS
摘要 반도체 패키지를 형성하는 방법은 내부에 배치되는 하나 이상의 전도성 요소를 갖는 기판을 제공하는 단계를 포함한다. 각각의 전도성 요소는 기판의 제1 표면으로부터 기판의 제2 표면을 향해 제2 표면을 넘어 연장된다. 제2 표면은 전도성 요소에 의해 점유되지 않은 하나 이상의 기판 영역을 포함한다. 제1 다이가 기판 영역 내에 부착되고, 제1 다이는 전도성 요소들 중 적어도 하나의 전도성 요소에 결합된다. 제1 다이는 와이어 본드 접속부에 의해 전도성 요소들 중 적어도 하나의 전도성 요소에 결합될 수 있다. 대안적으로, RDL이 제2 표면 위에 형성되고, 제1 다이는 RDL을 통해 적어도 하나의 전도성 요소에 결합된다. 제2 다이가 RDL의 외부 표면에 부착될 수 있고, 제2 다이는 RDL을 통해 제1 다이에 전기적으로 결합된다.
申请公布号 KR20170007813(A) 申请公布日期 2017.01.20
申请号 KR20167035442 申请日期 2015.05.22
申请人 인벤사스 코포레이션 发明人 우조 시프리안 에메카
分类号 H01L23/522;H01L23/00;H01L23/48;H01L23/498;H01L23/538;H01L25/00;H01L25/065 主分类号 H01L23/522
代理机构 代理人
主权项
地址