低功率无电流模式逻辑的发射机结构

摘要

本发明的示例性实施例涉及一种低功率无电流模式逻辑的发射机结构。发射机包括：主多路复用器，通过多路复用并行主数据信号生成主数据信号，所述并行主数据信号由重定时器进行重定时，用于在并行输入数据信号和来自时钟分配器的多相时钟信号之间提供时序容限；副多路复用器，通过多路复用来自重定时器而被重定时的并行后数据信号生成后数据信号；和多个输出驱动器，通过总计主数据信号和后数据信号生成串行数据信号。

主权项

一种发射机，包括：主多路复用器，通过多路复用并行信号生成主数据信号，副多路复用器，通过多路复用所述并行信号生成后数据信号，和主驱动器和后驱动器，其分别被配置且设置为用于接收所述主数据信号和所述后数据信号，其中，与所述主驱动器的输入DIN[n]相关联的所述主驱动器的输出被连接至与所述后驱动器的差分输入/DIN[n‑1]相关联的所述后驱动器的输出以产生第一输出/OUT，并且与所述主驱动器的输入/DIN[n]相关联的所述主驱动的输出连接至与所述后驱动器的差分输入DIN[n‑1]相关联的所述后驱动的输出以产生第二输出OUT，其中，通过对所述第一输出/OUT和所述第二输出OUT求和而产生预加重输出信号。