一种三维芯片堆栈结构

摘要

本发明公开一种三维芯片堆栈结构，主要是在每层芯片层铺设多个单层导体，其中同一芯片层中相邻的单层导体在结构上沿芯片纵向镜像对称，且每层芯片层的多个单层导体的排列是相对于相邻芯片层的多个单层导体的排列偏移一个测试垫间距。相邻芯片层的单层导体是透过垂直的硅通孔而连通。由此，由芯片表层输入的信号直接透过各层的单一金属层与硅通孔到达欲选择或启动的电路，简化了多层金属连接的设计以及工艺步骤，此外也有助于减少封装结构整体尺寸与制造成本。

主权项

一种三维芯片堆栈结构，包括有多层芯片层，其特征在于，每层芯片层在顶侧设置多个单层导体，每个单层导体上设置测试垫，其中，在每层芯片层中，相邻单层导体在结构上沿芯片层纵向以预定距离偏移后呈镜像对称，相邻测试垫沿该芯片层纵向相隔预定距离，每层芯片层的多个单层导体的排列是相对于相邻芯片层的多个单层导体的排列偏移该预定距离，且两层相邻芯片层中，在上芯片层的至少一个单层导体经由第一硅通孔连通到在下芯片层的对应单层导体，该第一硅通孔是沿芯片层高度方向垂直延伸。