发明名称 |
铜互连结构的制备方法 |
摘要 |
本发明提供的铜互连结构的制备方法,包括:提供半导体衬底,所述半导体衬底表面具有低k介电层及位于所述低k介电层中的铜互连线;在所述铜互连线上形成第一钴金属层;在所述第一钴金属层及所述低k介电层上形成层间介质层;刻蚀所述层间介质层,形成暴露出所述第一钴金属层的通孔及位于所述通孔上、且与所述通孔连通的沟槽;在所述通孔的底壁形成第二钴金属层;在所述通孔及所述沟槽的底壁及侧壁形成阻挡层,并填充金属层。本发明中,能够增强阻挡层与铜互连线的粘合力,从而提高铜互连结构的连接性能,提高电子迁移的能力。 |
申请公布号 |
CN106340488A |
申请公布日期 |
2017.01.18 |
申请号 |
CN201611089586.9 |
申请日期 |
2016.11.30 |
申请人 |
上海华力微电子有限公司 |
发明人 |
鲍宇 |
分类号 |
H01L21/768(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
智云 |
主权项 |
一种铜互连结构的制备方法,其特征在于,包括:提供半导体衬底,所述半导体衬底表面具有低k介电层及位于所述低k介电层中的铜互连线;在所述铜互连线上形成第一钴金属层;在所述第一钴金属层及所述低k介电层上形成层间介质层;刻蚀所述层间介质层,形成暴露出所述第一钴金属层的通孔及位于所述通孔上且与所述通孔连通的沟槽;在所述通孔的底壁形成第二钴金属层;在所述通孔及所述沟槽的底壁及侧壁形成阻挡层,并在所述通孔及所述沟槽中填充铜金属层。 |
地址 |
201203 上海市浦东新区张江开发区高斯路568号 |