发明名称 情報処理装置、プロセッサ管理方法、およびプログラム
摘要 【課題】プロセッサの信頼性評価に有用な情報を確実に取得できるようにする。【解決手段】情報処理装置10の記憶部15は、複数のプロセッサ11〜14それぞれの使用時間とエラー発生状況とを示す動作情報を記憶する。情報処理装置10の制御部16は、プログラムの実行開始時に、動作情報に基づいて、複数のプロセッサ11〜14のうちの使用時間が短い方から所定数のプロセッサを、動作させる第1のプロセッサとして選択する。次に制御部16は、選択されていない第2のプロセッサを停止した状態で、第1のプロセッサにプログラムを実行させ、第1のプロセッサの使用時間とエラー発生状況とを取得する。そして制御部16は、取得した使用時間とエラー発生状況とを記憶部15に格納する。【選択図】図1
申请公布号 JP2017010421(A) 申请公布日期 2017.01.12
申请号 JP20150127443 申请日期 2015.06.25
申请人 富士通株式会社 发明人 奥野 崇;及川 智央
分类号 G06F11/34;G06F9/50;G06F15/177 主分类号 G06F11/34
代理机构 代理人
主权项
地址