チューニング可能なインダクタ構成、送受信機、方法及びコンピュータプログラム

摘要

チップ又は基板上で構成可能なチューニング可能インダクタ構成が開示される。当該チューニング可能インダクタ構成は、一端において、上記チューニング可能インダクタ構成の第１入力へ接続される第１巻き部分と、一端において、上記第１巻き部分の他端へと接続される第２巻き部分と、一端において、上記チューニング可能インダクタ構成の第２入力へと接続される第３巻き部分と、一端において、上記第３巻き部分の他端へと接続される第４巻き部分と、上記チューニング可能インダクタ構成をチューニングする、ように構成されるスイッチ構成と、を備える。チューニングは、上記第１入力と上記第２入力との間に、上記第１巻き部分及び上記第３巻き部分を直列に備える回路、又は、上記第１入力と上記第２入力との間に、上記第１巻き部分、上記第２巻き部分、上記第４巻き部分及び上記第３巻き部分を直列に備える回路、のうちのいずれかを選択的に提供することにより行われる。上記第１巻き部分及び上記第３巻き部分は、上記第１巻き部分及び上記第３巻き部分の磁界が実質的に共通的になるように上記チップ又は基板に構成され、上記第２巻き部分及び上記第４巻き部分は、上記第１巻き部分及び上記第３巻き部分との電磁結合を打ち消すように構成される。受信機、送受信機、通信デバイス、方法及びコンピュータプログラムもまた開示される。【選択図】図３