Clock Generation Circuit and Method Semiconductor Apparatus and Electronic System Using the Same

摘要

본 기술의 일 실시예에 의한 클럭 생성 회로는 오프셋 코드 생성 모드에서 한 쌍의 제 1 기준클럭을 생성하도록 구성되는 기준클럭 생성부, 한 쌍의 제 1 기준클럭으로부터 한 쌍의 제 2 기준클럭을 생성하도록 구성되는 트리거링부, 한 쌍의 제 2 기준클럭의 위상 차이에 따라 듀티 검출신호를 생성하도록 구성되는 펄스 검출부, 듀티 검출신호에 기초하여 기준 보정코드를 생성하도록 구성되는 보정코드 생성부 및 기준 보정코드 및 기 설정된 기준코드에 기초하여 오프셋 코드를 생성하도록 구성되는 오프셋 코드 생성부를 포함하도록 구성될 수 있다.