| 发明名称 | 半导体装置的制造方法 | ||
| 摘要 | 本发明提供半导体装置的制造方法，用于抑制对多晶硅层(4)进行离子注入时的沟道效应，使在多晶硅层(4)的构图中使用的第1光致抗蚀剂层(5)在第2光致抗蚀剂层(8)的开口部露出，将第1光致抗蚀剂层(5)作为由多晶硅层(4)构成的栅电极(4‑1)的掩模来离子注入杂质。 | ||
| 申请公布号 | CN106328541A | 申请公布日期 | 2017.01.11 |
| 申请号 | CN201610498779.3 | 申请日期 | 2016.06.29 |
| 申请人 | 精工半导体有限公司 | 发明人 | 樱井仁美 |
| 分类号 | H01L21/336(2006.01)I;H01L21/265(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京三友知识产权代理有限公司 11127 | 代理人 | 李辉;黄纶伟 |
| 主权项 | 一种半导体装置的制造方法，相对于半导体衬底上的多晶硅层的图案自对准地形成杂质层，所述半导体装置的制造方法的特征在于，包括以下工序：在半导体衬底上形成多晶硅层；在所述多晶硅层上涂覆构成双重抗蚀层的第1光致抗蚀剂层后进行构图；对构图后的所述第1光致抗蚀剂层进行UV照射；将所述UV照射后的第1光致抗蚀剂层作为掩模，对所述多晶硅层进行蚀刻，形成由所述多晶硅层构成的栅电极和电阻膜；在所述UV照射后的第1光致抗蚀剂层上涂覆第2光致抗蚀剂层后进行构图，在所述第2光致抗蚀剂层的一部分设置开口部，使所述第1光致抗蚀剂层在所述开口部露出；以及在所述开口部离子注入第1杂质。 | ||
| 地址 | 日本千叶县 | ||