发明名称 |
向量处理器的存储器互连网络体系结构 |
摘要 |
本公开提供了一种用于执行并行操作的处理器(诸如向量处理器)的存储器互连体系结构。示例性处理器可以包括计算阵列,其包括处理元件;存储器,其包括存储体;和存储器互连网络体系结构,其将计算阵列互连到存储器。在实例中,所述存储器互连网络体系结构包括基于交换机的互连网络和非基于交换机的互连网络。所述处理器被配置来经由基于交换机的互连网络将第一数据操作数同步加载到处理元件中的每个,且经由非基于交换机的互连网络将第二数据操作数同步加载到处理元件中的每个。 |
申请公布号 |
CN103778100B |
申请公布日期 |
2017.01.11 |
申请号 |
CN201310501553.0 |
申请日期 |
2013.10.23 |
申请人 |
亚德诺半导体集团 |
发明人 |
K·桑海;B·勒纳;M·G·佩尔金斯;J·L·瑞德福特 |
分类号 |
G06F15/80(2006.01)I |
主分类号 |
G06F15/80(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
郭思宇 |
主权项 |
一种处理器,其包括:计算阵列,其包括处理元件;存储器,其包括存储体;和存储器互连网络体系结构,其用于将所述处理元件中的至少某些互连到所述存储体中的至少某些,其中所述存储器互连网络体系结构包括:基于交换机的互连网络,和非基于交换机的互连网络,其中所述处理器被配置来经由所述基于交换机的互连网络将第一数据操作数加载到所述处理元件中的至少某些,与第一数据操作数的加载同步地经由所述非基于交换机的互连网络将第二数据操作数加载到所述处理元件中的至少某些,其中所述第一数据操作数对于每一个处理元件是不同的数据操作数,而所述第二数据操作数对于每一个处理元件是相同的数据操作数。 |
地址 |
百慕大群岛(英)哈密尔顿 |