| 摘要 |
【課題】設計レイアウトデータの作成時間を短縮することが可能な設計レイアウトデータの不良検出方法、設計レイアウトデータの不良検出プログラム、及び設計レイアウトデータの不良検出装置を提供する。【解決手段】半導体デバイスを構成するセル及び配線を決定する設計レイアウトデータを複数の工程を経て作成する際に、設計レイアウトデータの不良を検出する本発明の設計レイアウトデータの不良検出方法は、半導体デバイスの製造段階で得られる不良形状を含む不良データを収集し、収集した不良データをデータベースに登録する登録工程と、前記複数の工程の各工程が実施された後の設計中のレイアウトデータを中間データとして入力する入力工程（ステップＳ１〜Ｓ２）と、入力された中間データに対してデータベースに登録された不良形状を探索する探索工程（ステップＳ３〜Ｓ５）とを含むことを特徴とする。【選択図】図３ |
