发明名称 シリコンエピタキシャルウェーハの抵抗率測定方法
摘要 【課題】表面光起電力法を用いた場合でも、抵抗率の経時変化を抑制することができるシリコンエピタキシャルウェーハの抵抗率測定方法を提供する。【解決手段】シリコンエピタキシャルウェーハを準備する工程aと、熱可塑性エラストマーを含む材料からなる第1の基板収納容器内に収納する第1収納工程bと、シリコンエピタキシャルウェーハの表面に付着した熱可塑性エラストマーを除去する清浄化工程cと、清浄化したシリコンエピタキシャルウェーハを、熱可塑性エラストマーを含まない材料からなる第2の基板収納容器内に収納する第2収納工程dと、清浄化したシリコンエピタキシャルウェーハの表面にコロナ放電により静電気を帯電させ、表面光起電力法によって抵抗率を測定する抵抗率測定工程eと、を行う。【選択図】図1
申请公布号 JP2017005213(A) 申请公布日期 2017.01.05
申请号 JP20150120650 申请日期 2015.06.15
申请人 信越半導体株式会社 发明人 久米 史高
分类号 H01L21/66 主分类号 H01L21/66
代理机构 代理人
主权项
地址