发明名称 電子装置
摘要 【課題】接着層を介して第2基板を第1基板に接合する場合に、接着層が広がることを抑制する。【解決手段】基板100(第1基板)は、第1面102にMEMSを有している。凹部110は、基板100の第1面102のうちMEMSとは異なる領域に形成されている。接着層200は、少なくとも一部が凹部110に埋め込まれている。基板300(第2基板)は、接着層200を介して基板100に接合されている。基板300は、基板100に垂直な方向から見た場合にMEMSとは重ならない。【選択図】図1
申请公布号 JP2017001104(A) 申请公布日期 2017.01.05
申请号 JP20150114042 申请日期 2015.06.04
申请人 富士電機株式会社 发明人 窪田 正雄
分类号 B81B7/02;H01L21/52 主分类号 B81B7/02
代理机构 代理人
主权项
地址