发明名称 |
一种新型的提高系统稳定性的芯片系统及方法 |
摘要 |
本发明公开了一种新型的提高系统稳定性的芯片系统和方法,芯片系统包括IO电源、MCU芯片和外部设备,MCU芯片上设有时钟接口、处理器+粘合逻辑模块、存储器、功耗控制单元、模拟单元、外设模块、振荡电路模块、超低频环振模块、时钟生成逻辑模块、内部高频时钟、DCDC电源转换+时钟选择电路模块、频率检测模块和抗干扰逻辑模块组成。本发明解决芯片的晶振振荡电路受到外部干扰而停止振荡后,系统如何能够继续稳定工作的问题。 |
申请公布号 |
CN106293004A |
申请公布日期 |
2017.01.04 |
申请号 |
CN201610645269.4 |
申请日期 |
2016.08.08 |
申请人 |
杭州晟元数据安全技术股份有限公司 |
发明人 |
夏军虎;何友军 |
分类号 |
G06F1/32(2006.01)I;G06F11/30(2006.01)I |
主分类号 |
G06F1/32(2006.01)I |
代理机构 |
杭州千克知识产权代理有限公司 33246 |
代理人 |
赵芳;张婵婵 |
主权项 |
一种新型的提高系统稳定性的芯片系统,包括IO电源、MCU芯片和外部设备,所述MCU芯片上设有时钟接口、处理器+粘合逻辑模块、存储器、功耗控制单元、模拟单元和外设模块,所述外设模块与外部设备连接,其特征在于:所述MCU芯片还包括振荡电路模块、超低频环振模块、时钟生成逻辑模块、内部高频时钟、DCDC电源转换+时钟选择电路模块、频率检测模块和抗干扰逻辑模块,所述振荡电路模块、频率检测模块和抗干扰逻辑模块三者中任意两者相互连接,所述超低频环振模块与DCDC电源转换+时钟选择电路模块、频率检测模块、抗干扰逻辑模块、时钟生成逻辑模块连接,所述振荡电路模块与DCDC电源转换+时钟选择电路模块、时钟生成逻辑模块连接,所述内部高频时钟与时钟生成逻辑模块连接;所述时钟生成逻辑模块生成芯片使用时钟,所述IO电源与所述DCDC电源转换+时钟选择电路模块连接,所述DCDC电源转换+时钟选择电路模块将IO电源转换为内核电源。 |
地址 |
311121 浙江省杭州市余杭区五常街道文一西路998号9幢东楼 |