| 摘要 |
마칭 메모리는 메모리 유닛들(U, U, U,........., U, U)의 어레이를 포함하고, 메모리 유닛들 각각은 바이트 크기 또는 워드 크기의 정보를 저장하도록 비트-레벨 셀들(M, M, M, ........, M, M)의 시퀀스를 가진다. 비트-레벨 셀들 각각은 제1 지연 요소(D)를 통해 클록 신호 공급 라인(CLOCK)에 접속된 제1 메인-전극과 제2 지연 요소(D)를 통해 어레이의 입력측에 배치된 제1 이웃 비트-레벨 셀의 출력 단자에 접속된 제어-전극을 갖는 전달-트랜지스터(Q), 클록 신호 공급 라인에 접속된 제어-전극을 갖는 리셋-트랜지스터(Q), 및 리셋-트랜지스터와 병렬 접속된 커패시터(C)를 포함한다. |
