| 摘要 |
리셋이 있는 단열 디-플립플롭 회로가 제시된다. 본 발명에서 제안하는 리셋이 있는 단열 디-플립플롭 회로는 제2 클럭신호에 응답하여 피드백 되는 제1 출력신호를 래치하여 출력하고 제1 클럭신호에 응답하여 데이터를 반전하여 출력하는 마스터, 상기 제1 클럭신호에 응답하여 피드백 되는 제2 출력신호를 래치하여 출력하고 상기 제2 클럭신호에 응답하여 상기 데이터를 반전하여 출력하는 슬레이브를 포함하고, 상기 마스터는 리셋이 하이이고, 상기 데이터가 로우일 때, 기존 값과 피드백 되는 값의 차이에 의해 충돌하는 것을 방지하기 위한 AND 로직을 포함하고, 상기 슬레이브는 리셋이 하이이고, 데이터가 로우일 때, 기존 값과 피드백 되는 값의 차이에 의해 충돌하는 것을 방지하기 위한 NAND 로직을 포함한다. |
