| 发明名称 | 一种分裂栅积累型DMOS器件 | ||
| 摘要 | 本发明属于功率半导体技术领域，涉及一种分裂栅积累型DMOS器件。本发明主要在于通过引入积累型区域，降低阈值电压和导通电阻；同时，本发明具有Split‑gate结构的优点。采用本发明可以具有较大的正向电流、较小的阈值电压、较小的导通电阻以及更高的抗漏极电压震荡对栅极影响的能力等特性。 | ||
| 申请公布号 | CN106098777A | 申请公布日期 | 2016.11.09 |
| 申请号 | CN201610456967.X | 申请日期 | 2016.06.22 |
| 申请人 | 电子科技大学 | 发明人 | 李泽宏;曹晓峰;陈哲;李爽;陈文梅;林育赐;谢驰;任敏 |
| 分类号 | H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人 | 葛启函 |
| 主权项 | 一种分裂栅积累型DMOS器件，包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N‑漂移区(3)和金属化源极(11)；所述N‑漂移区(3)中具有氧化层(6)、条形N‑型轻掺杂区(7)、P型掺杂区(8)、P+重掺杂区(9)和N+重掺杂区(10)；所述氧化层(6)位于两侧的N‑型轻掺杂区(7)和N+重掺杂区(10)之间，氧化层(6)的上表面与金属化源极(11)接触；所述N+重掺杂区(10)位于N‑型轻掺杂区(7)的正上方并与N‑型轻掺杂区(7)接触，N+重掺杂区(10)的上表面与金属化源极(11)接触；所述N‑型轻掺杂区(7)远离氧化层的一侧与P型掺杂区(8)接触，P型掺杂区(8)的结深与N‑型轻掺杂区(7)的结深相同，所述P+重掺杂区(9)位于P型掺杂区(8)的正上方并与P型掺杂区(8)接触，P+重掺杂区(9)的上表面与金属化源极(11)接触；所述氧化层(6)中具有控制栅电极(4)和屏蔽栅电极(5)，所述控制栅电极(4)位于屏蔽栅电极(5)的上方，所述控制栅电极(4)上表面的结深小于N+重掺杂区(10)下表面的结深，控制栅电极(4)下表面的结深大于N‑型轻掺杂区(7)下表面的结深。 | ||
| 地址 | 611731 四川省成都市高新区（西区）西源大道2006号 | ||