METHOD FOR DESIGNING LAYOUT OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME

摘要

본 발명의 실시 예에 따른 반도체 장치의 제조 방법은 서로 인접하여 배치되는 제 1 로직 셀과 제 2 로직 셀, 및 서로 인접하여 배치되는 더미 셀과 제 3 로직 셀을 형성하기 위해 프리-도전 라인들 및 포스트-도전 라인들을 제공하는 것을 포함한다. 상기 제 1 로직 셀의 도전 라인들 중 상기 제 2 로직 셀에 인접하는 제 1 도전 라인과, 상기 제 2 로직 셀의 도전 라인들 중 상기 제 1 로직 셀에 인접하는 제 2 도전 라인은 제 1 기준 간격만큼 이격되어 배치된다. 상기 더미 셀의 도전 라인들 중 상기 3 로직 셀에 인접하는 더미 라인과, 상기 제 3 로직 셀의 도전 라인들 중 상기 더미 셀에 인접하는 제 3 도전 라인은 상기 제 1 기준 간격보다 큰 제 2 기준 간격만큼 이격되어 배치된다.