发明名称 |
用于仿真共享内存架构中的长延迟操作的架构 |
摘要 |
用于仿真共享内存(ESM)架构的处理器架构布置,包括若干多线程处理器,优选地多个多线程处理器,每个多线程处理器设置有交错的线程间流水线,其中流水线包括多个串联布置的用于对数据执行算数、逻辑以及可选地其它操作的多个功能单元,其中较低延迟的一个或多个功能单元被放置在所述流水线中位于内存访问区段之前,并且用于执行与较长延迟相关联的较复杂操作的一个或多个长延迟单元(LLU)被放置成操作上与内存访问区段并行。在一些实施方案中,流水线可以包含与内存访问区段并行的多个分支,每个分支包含至少一个长延迟单元。 |
申请公布号 |
CN106030517A |
申请公布日期 |
2016.10.12 |
申请号 |
CN201480070278.4 |
申请日期 |
2014.12.16 |
申请人 |
芬兰国家技术研究中心股份公司 |
发明人 |
马尔蒂·佛塞尔 |
分类号 |
G06F9/38(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
北京超凡志成知识产权代理事务所(普通合伙) 11371 |
代理人 |
李丙林;曹桓 |
主权项 |
一种用于仿真共享内存(ESM)架构的处理器架构布置,包括:若干个多线程处理器,优选地多个多线程处理器,每个多线程处理器设置有交错的线程间流水线(400、500),其中所述流水线(400、500)包括多个串联布置的用于对数据执行算数、逻辑以及可选地其它操作的多个功能单元(402、402b、402c、502a),其中较低延迟的一个或多个功能单元(402)被放置在所述流水线中位于内存访问区段(412)之前,并且用于执行与较长延迟相关联的较复杂操作的一个或多个长延迟单元(402b、502a)被放置为操作上与所述内存访问区段(412)并行。 |
地址 |
芬兰埃斯波 |