经图案化而具有静电放电保护的晶体管以及制造方法

摘要

本发明涉及经图案化而具有静电放电保护的晶体管以及制造方法，提供具有静电放电(ESD)保护的高电压半导体装置以及制造方法。该半导体装置包括位于衬底上的多个晶体管，其经图案化而具有横跨该衬底的部分的一个或多个共栅极，以及与该一个或多个共栅极关联的多个第一S/D接触及多个第二S/D接触。该第二S/D接触设于该衬底内的多个载流子掺杂区上方。一个或多个浮置节点设于该衬底上方且至少部分位于第二S/D接触之间，以促进在该衬底内定义该多个载流子掺杂区。例如，该载流子掺杂区可由具有共载流子区开口的掩膜定义，该一个或多个浮置节点与该共载流子区开口相交，并与该开口一起促进定义该多个独立的载流子掺杂区。

主权项

一种半导体装置，包括：多个晶体管，位于衬底上，该多个晶体管包括：至少一个共栅极；多个第一S/D接触，与该至少一个共栅极关联；多个第二S/D接触，与该至少一个共栅极关联并与该多个第一S/D接触的其中一个相应，该多个第二S/D接触设于该衬底内的多个载流子掺杂区上方，且该多个第二S/D接触、该相应的第一S/D接触以及该至少一个共栅极部分地定义该多个晶体管；以及至少一个浮置节点，至少部分设于该多个第二S/D接触的第二S/D接触之间，该至少一个浮置节点促进在该衬底内定义该多个载流子掺杂区。