发明名称 半導体デバイスのためのトラップリッチ層
摘要 An integrated circuit chip is formed with an active layer and a trap rich layer. The active layer is formed with an active device layer and a metal interconnect layer. The trap rich layer is formed above the active layer. In some embodiments, the active layer is included in a semiconductor wafer, and the trap rich layer is included in a handle wafer.
申请公布号 JP6004285(B2) 申请公布日期 2016.10.05
申请号 JP20130546188 申请日期 2011.12.07
申请人 クォルコム・インコーポレイテッド 发明人 ブリンドル,クリス;スチューバー,マイケル・エイ;モーリン,スチュアート・ビィ
分类号 H01L21/02;H01L21/322;H01L27/12 主分类号 H01L21/02
代理机构 代理人
主权项
地址