感测电路

摘要

一种电路包含退化p沟道金属氧化物半导体PMOS晶体管(102)、负载PMOS晶体管(104)以及箝位晶体管(110)，所述箝位晶体管经配置以在感测操作期间对施加到基于电阻的存储元件(112)的电压进行钳制。所述负载PMOS晶体管的栅极由与非NAND电路(106)的输出控制。

主权项

一种电路，其包括：用于响应于栅极电压而提供负载的负载p沟道金属氧化物半导体PMOS晶体管；退化PMOS晶体管，其具有源极端子和漏极端子，其中所述源极端子耦合至电源，且所述漏极端子耦合至所述负载PMOS晶体管的源极端子；以及箝位晶体管，其经配置以在感测操作期间对施加到基于电阻的存储元件的电压进行钳制，其中所述箝位晶体管耦合在所述负载PMOS晶体管和基于电阻的存储元件之间；其中所述栅极电压由与非NAND电路的输出控制，所述NAND电路具有响应于控制信号的第一输入和耦合到所述负载PMOS晶体管的所述源极端子的第二输入。