移位寄存器单元、移位寄存器、栅极驱动电路和显示装置

摘要

本发明提供一种移位寄存器单元、移位寄存器、栅极驱动电路和显示装置，所述移位寄存器单元包括：输入模块；输出模块，用于在输出阶段根据上拉节点的电位将第一时钟信号端的第一时钟信号输出至移位寄存器单元的输出端；复位模块，用于在复位阶段根据复位信号将所述上拉结点和所述移位寄存器单元的输出端的电位拉低；下拉模块，用于在下拉阶段根据第二时钟信号端的第二时钟信号将所述上拉节点和输出端的电位拉低；所述第一时钟信号端只在输出阶段向所述输出模块提供高电平的第一时钟信号，所述第二时钟信号端只在复位阶段或下拉阶段向所述下拉模块提供高电平的第二时钟信号。相对于现有技术，本发明所提供的移位寄存器单元的结构更简单。

主权项

一种移位寄存器单元，包括：输入模块，用于在预充电阶段接收输入信号并将该输入信号输出至上拉节点；输出模块，用于在输出阶段根据上拉节点的电位将第一时钟信号端的第一时钟信号输出至移位寄存器单元的输出端；复位模块，用于在复位阶段根据复位信号将所述上拉节点和所述移位寄存器单元的输出端的电位拉低；下拉模块，用于在下拉阶段根据第二时钟信号端的第二时钟信号将所述上拉节点和输出端的电位拉低；其特征在于，所述第一时钟信号端只在输出阶段向所述输出模块提供高电平的第一时钟信号，所述第二时钟信号端只在复位阶段或下拉阶段向所述下拉模块提供高电平的第二时钟信号；所述移位寄存器单元还包括第三时钟信号端和第一降噪模块，该第一降噪模块与第三时钟信号端、移位寄存器单元的输出端和低电平输入端分别相连，用于在所述下拉阶段之后的降噪阶段根据第三时钟信号端的第三时钟信号拉低所述移位寄存器单元的输出端的电位；其中，所述第三时钟信号端只在降噪阶段向所述第一降噪模块提供高电平的第三时钟信号。